Consociatio PCI-SIG nuntiavit officialem emissionem normae specificationis PCIe 6.0 v1.0, declarans eam perfectam esse.
Consuetudine continuata, celeritas transmissionis pergit duplicari, usque ad 128GB/s (unidirectionalis) apud x16, et cum technologia PCIe fluxum datorum bidirectionalem "full-duplex" permittat, tota transmissio bidirectionalis est 256GB/s. Secundum consilium, exempla commercialia erunt 12 ad 18 menses post publicationem normae, quae est circa annum 2023, primum in suggestu servorum erunt. PCIe 6.0 ad finem anni adveniet, cum transmissione 256GB/s.
Ad ipsam technologiam revertentes, PCIe 6.0 habetur maxima mutatio in historia fere viginti annorum PCIe. Ut plane dicam, PCIe 4.0/5.0 est modificatio minor versionis 3.0, qualis est codificatio 128b/130b in NRZ (Non-Return-to-Zero) fundata.
PCIe 6.0 ad signala PAM4 pulse AM, codificationem 1B-1B, commutavit; signum singulare quattuor status codificationis (00/01/10/11) habere potest, duplo priore, frequentiam usque ad 30GHz permittens. Attamen, quia signum PAM4 fragilius est quam NRZ, mechanismo correctionis errorum FEC instructum est ad errores signalium in nexu corrigendos et integritatem datorum conservandam.
Praeter PAM4 et FEC, ultima technologia maior in PCIe 6.0 est usus codificationis FLIT (Flow Control Unit) in gradu logico. Re vera, PAM4, FLIT, non est technologia nova; in Ethernet ultra-alta celeritate 200G+ iam diu adhibita est, quam PAM4 promovere non potuit magna scala, quia sumptus stratus physici nimis alti sunt.
Praeterea, PCIe 6.0 retro compatibilis manet.
PCIe 6.0 pergit duplicare latitudinem transmissionis/extractionis ad 64GT/s secundum traditionem, quae ad actualem latitudinem transmissionis unidirectionalem PCIe 6.0X1 8GB/s, latitudinem transmissionis unidirectionalem PCIe 6.0×16 128GB/s, et latitudinem transmissionis bidirectionalem PCIe 6.0×16 256GB/s applicatur. SSD PCIe 4.0 x4, quae hodie late in usu sunt, tantum PCIe 6.0 x1 ad hoc faciendum requirent.
PCIe 6.0 continuabit codificationem 128b/130b, quae aetate PCIe 3.0 introducta est. Praeter CRC originalem, notandum est novum protocollum canalis etiam codificationem PAM-4, quae in Ethernet et GDDR6x adhibetur, sustinere, PCIe 5.0 NRZ substituens. Plura data in uno canali eodem tempore includi possunt, necnon mechanismus correctionis errorum datorum cum latentia humili, qui correctio errorum directa (FEC) appellatur, ut augmentum latitudinis transmissionis possibile et fidum fiat.
Multi fortasse quaerant, num latitudo transmissionis PCIe 3.0 saepe non consumatur, num PCIe 6.0 quid prosit? Propter incrementum applicationum quae notitias avidas sunt, inter quas est intellegentia artificialis, canales IO cum celerioribus transmissionis rationibus magis magisque in foro professionali postulantur, et latitudo transmissionis technologiae PCIe 6.0 potest plene efficaciam productorum quae latitudinem transmissionis IO magnam requirunt, inter quae acceleratores, doctrina machinalis, et applicationes HPC, liberare. PCI-SIG etiam sperat se utilitatem ex crescente industria autocinetica, quae locus calidus est pro semiconductoribus, capere, et PCI-Special Interest Group novum gregem operarium Technologiae PCIe constituit ut in modo augendi adoptionis technologiae PCIe in industria autocinetica incumbat, cum aucta postulatio latitudinis transmissionis in hoc oecosystemate manifesta sit. Tamen, cum microprocessor, GPU, instrumentum IO, et repositorium notitiarum canali notitiarum coniungi possint, PC ut auxilium interfaciei PCIe 6.0 obtineat, fabricatores tabularum matricum summa cura adhibere debent ut funes disponant qui signa celerrima tractare possint, et fabricatores chipset etiam praeparationes pertinentes facere debent. Orator Intel recusavit dicere quando subsidium PCIe 6.0 machinis addatur, sed confirmavit Alder Lake et Sapphire Rapids et Ponte Vecchio a latere servorum PCIe 5.0 accepturos esse. NVIDIA etiam recusavit dicere quando PCIe 6.0 introducetur. Attamen, BlueField-3 Dpus pro centris datorum iam PCIe 5.0 sustinet; Specificatio PCIe tantum functiones, effectum, et parametros qui in strato physico implementandi sunt specificat, sed non specificat quomodo haec implementanda sint. Aliis verbis, fabri structuram strati physici PCIe secundum suas necessitates et condiciones reales designare possunt ut functionem curent! Fabricatores funium plus spatii occupare possunt!
Tempus publicationis: IV Iul. MMXXIII
