Organization PCI-SIG denuntiavit officialem emissionem PCIe 6.0 specificationis vexillum v1.0, complementum declarans.
In conventione continuando, celeritas longitudinis pergit duplicare, usque ad 128GB/s(unidirectionalem) ad x16, et cum Plu technologia plena duplicata bidirectionalia data fluere permittat, tota ambages perput est 256GB/s.Secundum consilium, exempla commercialia erunt 12 ad 18 menses post divulgationem vexillum, quod est circiter 2023, in tribunali primo ministro esse debent.Plu 6.0 ad finem anni primo veniet, cum tamen 256GB / s
Retro ad ipsam technologiam, Plu 6.0 maximus censetur mutatio in historia paene XX annorum.Ut sincerus sit, Plu 4.0/5.0 minor modificatio 3.0 est, qualem modum translitterandi 128b/130b in NRZ (Non-Redi-ad-Zero).
Plu 6.0 switched ad PAM4 pulsum AM significans, 1B-1B coding, unum signum quattuor (00/01/10/11) enuntiatum esse potest, duplicem priorem, permittens usque ad 30GHz frequentiam.Sed, quia signum PAM4 est fragilius quam NRZ, instructum est mechanismum errorum deinceps correctionis FEC ad corrigendos errores datos in nexu et in tuto data integritate.
Praeter PAM4 et FEC, ultima technologia maior in Plu 6.0 est usus FLIT (Imperii Uniti) in gradu logico descriptam.Re vera, PAM4, FLUDO nova technologia non est, in 200G+ ultra-celeritate Ethernet iamdudum applicata est, quae PAM4 magnarum promovendarum causa defecit, quia iacuit corporis sumptus nimis altus est.
Praeterea Plu 6.0 retrorsum compatible manet.
Plu 6.0 pergit duplicare I/O latitudinem ad 64GT/s secundum traditionem, quae applicatur actuali Plu 6.0X1 latitudo unidirectionalis 8GB/s, Plu 6.0×16 latitudo unidirectionalis 128GB/s, et pcie 6.0× 16 band bidirectional band of 256GB/s.Plu 4.0 x4 SSDS, quae hodie late utuntur, tantum opus est Plu 6.0 x1 ut id facias.
Plu 6.0 perget 128b/130b descriptam in aetate Plu 3.0 introductam.Praeter originalem CRC, iuvat notare quod canalis novus protocollum etiam in Aernet et GDDR6x adhibitum sustinet, reposuit Plu 5.0 NRZ.Plures notitiae in uno canali tantundem temporis in unum conferri possunt, tum humili- latency notitia erroris mechanismi correctionis notae quam deinceps erroris correctio (FEC) ad augendum band possibilem et certissimam.
Multi interrogare possunt, Plu 3.0 Sed saepe non consumitur, Plu 6.0 quid prodest?Propter incrementa applicationum esurientium, inclusa intelligentia artificialis, canales IO cum rates transmissionis velociores magis magisque fiunt postulant clientium in mercatu professionali, et altae manus Plu 6.0 technologiae technologiam plene reserare operarum fructuum, quae altam IO requirunt. Sed acceleratores inclusis, apparatus eruditionis et applicationes HPC.PCI-SIG etiam sperat prodesse ex industria crescentis automotivae, quae est macula calida pro semiconductoribus, et PCI-Special Interest Group novam Plu Technologiam coetus operantem formavit ut focus in augeretur adoptionis Plu technologiae in automotiva. industria, sicut ecosystematis postulationem auctam band longitudinis evidens est.Nihilominus, ut microprocessor, GPU, IO fabrica et notitia repositionis cum canali notitiae coniungi possunt, PC ad sustentationem Plu 6.0 interfaciei obtinendam, artifices matrici opus esse debent ut funem extra cautum disponant qui signa summus velocitatis tractat; et artifices corpulentiae etiam opus est ad praeparationes pertinentes.Intellator orator negavit dicere cum Plu 6.0 subsidium machinationibus addendum erit, sed confirmatum est quod consumptor alnus Lake et ministrator lateris Sapphiri Rapids et Ponte Vecchio favebunt Plu 5.0.NVIDIA etiam dicere declinavit cum Plu 6.0 introducetur.Nihilominus, BlueField-3 Dpus pro centra data iam confirmant Plu 5.0;PCIe Spec tantum determinat munera, effectus et parametri, qui opus ad corporis lavacrum perficiendum sunt, sed non significat quomodo haec perficienda.Aliis verbis, artifices possunt designare structuram corporis lavacrum Plu secundum suas necessitates et conditiones ad invigilandum functionality!Cable artifices plus spatii ludere possunt!
Post tempus: Iul-04-2023
